一、英伟达、台积电考虑使用SiC作为未来先进封装中介层
英伟达、台积电有望在未来的先进封装中使用SiC
根据行家说三代半，9月2日，据中国台湾媒体报道，英伟达正计划在新一代GPU芯片的先进封装环节中采用12英寸碳化硅衬底，最 晚将在2027年导入。
台积电广发英雄帖布局SiC，产业信息接踵而至
近期相关报道频出，我们认为可能是台积电期待产业链共同配合推进。根据芯智讯，近期半导体业界传出消息称，台积电正广发 “英雄帖”，号召设备厂与化合物半导体相关厂商参与，计划将12英单晶碳化硅（SiC）应用于散热载板，取代传统的氧化铝、蓝 宝石基板或陶瓷基板。
中国台湾股市反应强烈，A股SiC板块仍处于相对低位
根据知新闻9月17日报道，汉磊及嘉晶近期受惠碳化硅转机题材大涨，今日同步亮登涨停。根据Wind数据显示，中国台湾股市SiC相关标的在九月涨幅显著，其中嘉晶更是连续4天涨停。 回顾22年至今，A股SiC板块经历了较长时间的下行期，我们认为板块整体处于相对低位。
二、为何英伟达和台积电亟需解决CoWoS散热问题
英伟达算力芯片功率持续上升，对散热提出更高要求
根据Nvidia、KAIST、tomshardware，以单die维度，H100单位面积功率约0.86w/mm²，Rubin 约1.1w/mm²，下一代Feynman约 1.2w/mm²，未来的架构甚至将冲高至2w/mm²，将是H100的233%。 我们认为伴随着多die和更多HBM的设计，热传导的压力进一步加大，材料中的热导率等性能变得更加关键。
芯片发展遭遇“功耗墙”制约，散热是核心制约之一
根据《高算力Chiplet的热管理技术研究进展》，在微处理器40多年的发展中，晶体管数量呈指数级增加，但是典型的热设计功耗 （TDP）在最近20年基本保持在100~200W，导致芯片性能提升缓慢，集成电路发展受到“功耗墙”的严重制约。相比于SoC，基 于异质集成先进封装的Chiplet 可以实现更大面积、更多功能、更高密度的芯片集成，但也导致总热功耗增加、热分布不均、封装中 的热输运困难，同时存在严重的多物理场耦合效应，给热管理带来了更加严峻的挑战。 根据Yole，英伟达和AMD在追求算力大幅提升的情况下，不得不继续提高芯片功率。
AI芯片与HBM存储紧密结合，热量堆积可能产生更多问题
根据Nature，硅基器件中的热传输基础为了冷却产生的热点，热量必须从产生点或局部最大值沿着系统中的热梯度转移。热传递的 两个最重要的材料属性是热容和热导率。传统层间介电材料提供的热绝缘进一步阻碍了散热，恶化了局部热点问题。这些挑战会导 致结温升高、器件性能下降以及过早失效的可能性增大。 根据三星电子相关论文，HBM 的温度升高可归因于环境温升（32%）、HBM 自身热阻（19%）、HBM 上方散热环境（约 11%） 以及来自 ASIC 的热耦合（38%）。
AI芯片因高速链接需求，基本上离不开CoWoS封装
根据Semianalysis，HBM 和 CoWoS 是互补的。HBM 的高焊盘数量和短走线长度要求需要像 CoWoS 这样的 2.5D 先进封装技术来 实现在 PCB 甚至封装基板上无法完成的如此密集、短的连接。CoWoS是主流的封装技术，以合理的成本提供最高的互连密度和最 大的封装尺寸。由于目前几乎所有的 HBM 系统都封装在 CoWoS 上，并且所有先进的 AI 加速器都使用 HBM，因此推论几乎所有 领先的数据中心 GPU 都由台积电封装在 CoWoS 上。 根据半导体产业纵横，HBM（高带宽内存）已是 AI 芯片的标配，但它不是随便一个封装就能适配。HBM 必须与处理器核心超近距 离、高带宽连接，这需要极密的走线与超短的连接距离。CoWoS 通过中介层提供这样的环境，让 HBM 的带宽（最高可 达 3.6TB/s）发挥到极致。
在高功率趋势下，CoWoS中介层已面临多项挑战
根据Semianalysis 24年8月的报道，Blackwell 家族在实现大批量生产方面遇到了重大问题。由于台积电的封装问题和英伟达的设 计，原始Blackwell封装的供应受到限制。Blackwell封装是第一个采用台积电CoWoS-L技术封装的大批量设计。 根据Semianalysis，CoWoS-L 是一项更复杂的技术，出现了各种各样的问题。其中一种是与在中介层中嵌入多个Bump有关，在有 机中介层内会导致各模块之间的热膨胀系数 （CTE） 不匹配，从而导致翘曲。
结论梳理：解决CoWoS封装散热问题成为AI算力芯片发展重要课题
根据《大功率电力电子器件散热研究综述》，当前大功率电力电子器件正朝着高功率水平、高集成度的方向发展，因此散热问题不 可避免的受到关注。已有研究表明，半导体芯片的温度每升高10 ℃，芯片的可靠性就会降低一半，器件的工作温度越高，器件的生 命周期越短。
三、为何SiC成为CoWoS interposer主要考虑对象
CoWoS成为算力发展关键技术，英伟达表示其无可替代
根据《Reliability Improvement Research of 2.5D CoWoS package》，2.5D CoWoS封装采用中介层互连技术，使用C2W（芯片到 晶圆）技术将ASIC、HBM和中介层连接为一个整体，再与基板连接，实现芯片、中介层和基板之间的互连。CoWoS技术旨在实现 更高集成度、更小封装尺寸、更短互连路径，以优化线宽和间距利用，提高传输速率，降低损耗和延迟。 根据天天IC，英伟达CEO黄仁勋在今年5月的采访中表示，CoWoS是非常先进的技术，“在目前除了CoWoS，我们无法有其他选 择”。
CoWoS核心价值在于interposer（中介层）的连通作用
根据广电计量，CoWoS是由Chip on Wafer on Substrate缩写而来，即先将各主芯片和储存器集成堆叠到无源的Wafer（中介层） 上，再将CoW部分封装在有机载板Substrate上。Interposer上的RDL使得各芯片之间的电信号可以直接交流，并通过Interposer中的硅通孔（TSV）传输到有机载板以完成与外界的 连接。这种封装形式具有以下优点： 1、减小器件所占用的面积，充分利用纵向空间，降低功耗； 2、缩短各芯片之间的电信号传输距离，减少导线寄生电容的影响。
CoWoS核心在于interposer，目前可划分为S、R、L三种类型
根据洞见热管理，CoWoS技术根据中介层所采用的材料不同，可分为 CoWoS-S（硅中介层）、CoWoS-R（RDL重布线）和 CoWoS-L（LSI，重布线+部分硅中介层）三种类型。 随着CoWoS封装在高性能计算（HPC）芯片上的广泛应用，其热管理问题正成为影响系统稳定性和性能释放的关键瓶颈。与传统封 装结构相比，CoWoS具备更高的集成密度和更复杂的堆叠结构，热流通路不再是单一方向的导热，而是需要穿越多个功能层、封装 材料和界面接触面。热路径中任何一层导热性能的不匹配，都可能导致局部热点、热阻叠加，进而限制芯片频率提升与长期可靠 性。
Interposer的材料选择对芯片散热起到重要作用
根据IBM的测试，玻璃中介层FCPBGA的逻辑芯片温度比硅中介层FCPBGA高约14℃，这仅仅是因为玻璃中介层的热导率较低。可 以看到热量在封装芯片中四处发散，在同等条件下热导系数更低的interposer材质，能使整体温度更低。
SiC用作Interposer的热性能有望高于现有的硅和玻璃
根据北京大学的相关论文，其制备的热管interposer在散热性能上显著优于硅与玻璃，证明了SiC衬底作为大功率器件散热主题材料 的潜力。虽然和CoWoS的interposer有差异，但从侧面验证了SiC在作为CoWoS中interposer的性能与可行性。
随着Interposer的变大，CoWoS的硅中介层还面临开裂等难题
根据Semianalysis，因为硅中介层越来越难以扩展，MI300 CoWoS-S 可能接近单个硅中介层的极限。这是因为硅中介层的脆弱性， 这种硅中介层厚度仅为 100 微米，当中介层在工艺过程中缩放到更大的尺寸时，存在分层或开裂的风险。
金刚石仍难以匹配芯片制造工艺，使其目前还难以成为Interposer的选择
根据Nature 25年8月新文章，金刚石无论是单晶或是多晶，在IC散热领域应用仍存在较多可行性问题。 Interposer的制造需要经历光刻等制造工艺，且对材料的要求高。根据Semianalysis，芯片的最大尺寸通常为 26 毫米 x 33 毫米， 因为光刻工具的狭缝/扫描将该尺寸最大化。由于仅 GPU 芯片就接近这个限制，并且还需要将 HBM 安装在它周围，因此中介层需 要很大。未来的先进封装对光刻等制造工艺还提出了更高要求。根据Veeco，未来五年内互连密度要求不断提高，将推动对更小线路/空间要 求的需求。这些要求正在影响用于创建先进封装结构的封装技术。特别是，光刻和相关的湿法工艺在整个工艺领域都面临着挑战， 从凸块、柱子和 RDL 到贯穿硅通孔 （TSV）、中介层和混合键合。 因此我们认为在金刚石在尚未能解决芯片制造（如光刻、刻蚀、镀膜等）的基本要求之前，还难以成为interposer的选项。
SiC成为解决Interposer痛点的重要方向
根据Semivision，芯片的内部热路径涉及多层——硅衬底、金属互连、微凸块、底部填充、热界面材料 （TIM） 等。由于这些分层 的热界面，热量无法 100% 有效地传递到盖子上，从而导致局部“热点”。 这种累积热阻是限制芯片最大功率输出的主要因素之 一。提高热传导效率第一个关键在于缩短热路径并降低每层的界面热阻，并结合引入高导热材料，例如：SiC 衬底等。 近些年Piotr Mackowiak、Jared E. Payne等团队已在SiC的interposer上做了通孔、Bonding等相关研究，我们认为SiC用于先进封装 领域的interposer做了较好的理论指导，结合SiC产业链在功率器件领域多年的芯片制造经验，SiC作为CoWoS的Si interposer未来替 代者已具备一定的理论和产业基础。
SiC通孔有望实现高深宽比，进一步契合先进封装未来高速、降温方向
根据Nature，3D 集成涉及使用具有导电晶圆通孔 （TWV） 的中介层芯片，该芯片集成了两个或多个小芯片。这些小芯片可以连接 到中介层的同一侧和/或不同侧。TWV 提供小芯片之间的电气互连。为了实现高性能，小芯片之间需要高密度的互连。中介层中 TWV 密度的极限由 TWV 的最大纵横比决定，许多高纵横比通孔研究都使用硅作为其 TWV 衬底。然而，由于连接的小芯片会产生 大量热量，因此需要具有高导热性的中介层来实现高性能。单晶碳化硅 （SiC） 是一种具有高导热性的半导体，这种属性可提供高 散热性。